#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09311845 A

(43) Date of publication of application: 02.12.97

(51) Int. CI

G06F 15/177 H04J 1/00

(21) Application number: 08151530

(22) Date of filing: 23.05.96

(71) Applicant:

TOYO COMMUN EQUIP CO LTD

(72) Inventor:

YAMADA SHINJI


# (54) DIGITAL SIGNAL PROCESSOR AND METHOD **THEREFOR**

# (57) Abstract:

PROBLEM TO BE SOLVED: To reduce both the parts mounting area and the cost of a DSP(digital signal processor) by making the DSP in an enable state read and execute its desired program via a program selection signal.

SOLUTION: Only one of those DSP 6 which have not read yet each desired program, is set in an enable state with other DSP 6 kept in disenabled states respectively. Then the enable DSP 6 reads its desired program out of a ROM 9 which stores the programs by outputting its corresponding program selection signal. Thus, the enable DSP 6 reads the desired program by the program selection signal and carries out the program. Then, other DSP 6 which don't read yet their desired programs are successively set in the enable states to read and carry out the desired programs respectively.

COPYRIGHT: (C)1997,JPO



(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-311845

(43) 公開日 平成9年(1997) 12月2日

(51) Int.Cl.8

識別記号

庁内整理番号

FΙ

技術表示箇所 420S

G06F 15/177 H04J 1/00

G06F 15/16

H04J 1/00

審査請求 未請求 請求項の数3 FD (全 7 頁)

(21)出願番号

(22)出顧日

特顯平8-151530

平成8年(1996)5月23日

(71)出顧人 000003104

東洋通信機株式会社

神奈川県高座郡寒川町小谷2丁目1番1号

(72)発明者 山田 神治

神奈川県高座郡寒川町小谷二丁目1番1号

東洋通信機株式会社内


(74)代理人 弁理士 鈴木 均

(54) 【発明の名称】 DSP信号処理装置及び信号処理方法

# (57)【要約】

【課題】 DSPの数を制限することなくDSPへロー ドするプログラムを記憶するためのROMの数を減らす ことにより部品実装面積を減少させると共に、コストを も低く抑えることができるDSP並列信号処理装置を提 供する。

【解決手段】 目的のプログラムを読み込んで実行する ためのデジタルシグナルプロセッサ(DSP)を複数有 するDSP信号処理装置であって、複数のプログラムを 格納して1つのバスラインを介して上記複数のプログラ ムを上記複数のDSPへ供給するための記憶手段と、上 記各DSPのイネーブルおよびディスイネーブルを制御 するためのリセット制御手段と、上記リセット制御手段 によってイネーブル状態とされたDSPが目的のプログ ラムを読み込むためのプログラム選択信号を発生するた めのプログラム選択制御手段とを具備する構成となって いる。



1

#### 【特許請求の範囲】

【請求項1】 目的のプログラムを読み込んで実行するためのデジタルシグナルプロセッサ (DSP)を複数有するDSP信号処理装置であって、複数のプログラムを格納して1つのバスラインを介して上記複数のプログラムを上記複数のDSPへ供給するための記憶手段と、上記各DSPのイネーブルおよびディスイネーブルを制御するためのリセット制御手段と、上記リセット制御手段によってイネーブル状態とされたDSPが目的のプログラムを読み込むためのプログラム選択信号を発生するた 10めのプログラム選択制御手段とを具備することを特徴とするDSP信号処理装置。

【請求項2】 上記リセット制御手段が、目的のプログラムを読み込んでいないDSPの内の1つを順次イネーブル状態とし他をディスイネーブル状態とし、上記プログラム選択制御手段が、上記イネーブル状態にある1つのDSPがプログラムを格納した記憶手段から目的のプログラムを読み込むために上記イネーブル状態にある1つのDSPに応じたプログラム選択信号を出力し、上記イネーブル状態にある1つのDSPが、上記プログラム 20選択信号によって目的のプログラムを読み込んで実行する様に構成されていることを特徴とする請求項1に記載のDSP信号処理装置。

【請求項3】 目的のプログラムを読み込んで実行する ためのデジタルシグナルプロセッサ(DSP)を複数有 すると共に、複数のプログラムを格納して1つのバスラ インを介して上記複数のプログラムを上記複数のDSP へ供給するための記憶手段と、上記各DSPのイネーブ ルおよびディスイネーブルを制御するためのリセット制 御手段と、上記リセット制御手段によってイネーブル状 30 態とされたDSPが目的のプログラムを読み込むための プログラム選択信号を発生するためのプログラム選択制 御手段とを有するDSP信号処理装置における信号処理 方法であって、上記リセット制御手段が1つのDSPを 除き、他のDSPに対してリセット信号を出力し、上記 他のDSPをディスイネーブル状態とする第1のステッ プと、上記イネーブル状態の1つのDSPが、上記プロ グラム選択制御手段に対してプログラム選択信号の出力 を要求する第2のステップと、上記プログラム選択制御 手段がどのDSPからのプログラム選択要求かを判断 し、そのDSPに応じたプログラム選択信号を出力する 第3のステップと、上記イネーブル状態のDSPが上記 プログラム選択信号に従って目的のプログラムを読み込 み、実行し、割り込み待ち状態になる第4のステップ と、上記リセット制御手段が他のディスイネーブル状態 のDSPの1つをイネーブル状態にする第5のステップ と、上記第1~第5のステップを繰り返し、全てのDS Pに目的のプログラムを読み込ませ、割り込み待ち状態 にする第6のステップと、上記割り込み信号を全てのD SPに入力し、並列処理を開始させる第7のステップと 50 を具備することを特徴とする信号処理方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、非常に多くのチャネルに分割された周波数分割多重化方式による無線データ伝送におけるデジタルシグナルプロセッサ(DSP)による信号処理装置に関し、特に、上記DSPの数を制限することなくDSPへロードするプログラムを記憶するためのROMの数を減らすことにより部品実装面積を減少させると共に、コストをも低く抑えることができるDSP並列信号処理装置に関する。

[0002]

【従来の技術】近年、無線データ伝送においては、周波数の有効利用のために、非常に多くのチャネルに分割された周波数分割多重化方式が用いられる様になって来ている。上記周波数分割多重化方式においては、データ伝送速度の高速化によって、信号処理に用いることができる時間が短くなってきており、この様なことから、複数のデジタルシグナルプロセッサ(DSP)による並列信号処理が必要となってきている。従来、この様なDSPの並列信号処理装置の構成としては、図4に示すように、N個のDSP1と、N個のROM2が1対1に対応して設けられ、上記個々のDSP1は対応するROM2から個々のDSP1のためのプログラムを読み込み(ロードし)、入力信号に対して上記プログラムに従って所定の処理を行い、個々のDSPをシリアル通信で結び、上記処理結果を出力する様にしていた。

[0003]

【発明が解決しようとする課題】しかしながら、上記図 4に示したDSP並列信号処理装置においては、DSP 1の数と同数のROM2を用意しなければならず、その 結果、コストがかさむ、プリント基板上の部品実装面積 が増える等の問題点があった。また、図5に示す様に、 他の従来のDSP並列信号処理装置としては、複数のD SP3のそれぞれが、複数のバスライン4を持つROM 5に接続されているものがある。この従来のDSP並列 信号処理装置においては、個々のDSP3は、上記RO M5から、上記複数のバスライン4を介して個々のDS P3のためのプログラムをロードし、入力信号に対して 上記プログラムに従って所定の処理を行ない、個々のD SP3をシリアル通信で結び上記処理結果を出力してい た。しかしながら、図5に示したDSP並列信号処理装 置においては、DSP3の数に合わせてバスラインを設 けなければならないため、現在のROMの形態から考え ると、DSP3の数(すなわち図4のNの数)が制限さ れてしまう問題点があった。本発明は、上記事情に鑑み てなされたものであって、DSPの数を制限することな くDSPヘロードするプログラムを記憶するためのRO Mの数を減らすことにより部品実装面積を減少させると 共に、コストをも低く抑えることができるDSP並列信

3

号処理装置を提供することを目的とする。 【0004】

【課題を解決するための手段】上記目的を達成するた め、本発明は、目的のプログラムを読み込んで実行する ためのデジタルシグナルプロセッサ(DSP)を複数有 するDSP信号処理装置において、複数のプログラムを 格納して1つのバスラインを介して上記複数のプログラ ムを上記複数のDSPへ供給するための記憶手段と、上 記各DSPのイネーブルおよびディスイネーブルを制御 するためのリセット制御手段と、上記リセット制御手段 10 によってイネーブル状態とされたDSPが目的のプログ ラムを読み込むためのプログラム選択信号を発生するた めのプログラム選択制御手段とを具備することを特徴と する。本発明の他の特徴は、上記リセット制御手段が、 目的のプログラムを読み込んでいないDSPの内の1つ を順次イネーブル状態とし他をディスイネーブル状態と し、上記プログラム選択制御手段が、上記イネーブル状 態にある1つのDSPがプログラムを格納した記憶手段 から目的のプログラムを読み込むために上記イネーブル 状態にある1つのDSPに応じたプログラム選択信号を 20 出力し、上記イネーブル状態にある1つのDSPが、上 記プログラム選択信号によって目的のプログラムを読み 込んで実行する様に構成されていることである。

【0005】本発明の他の特徴は、目的のプログラムを 読み込んで実行するためのデジタルシグナルプロセッサ (DSP) を複数有すると共に、複数のプログラムを格 納して1つのバスラインを介して上記複数のプログラム を上記複数のDSPへ供給するための記憶手段と、上記 各DSPのイネーブルおよびディスイネーブルを制御す るためのリセット制御手段と、上記リセット制御手段に よってイネーブル状態とされたDSPが目的のプログラ ムを読み込むためのプログラム選択信号を発生するため のプログラム選択制御手段とを有するDSP信号処理装 置における信号処理方法において、上記リセット制御手 段が1つのDSPを除き、他のDSPに対してリセット 信号を出力し、上記他のDSPをディスイネーブル状態 とする第1のステップと、イネーブル状態の1つのDS Pが、上記プログラム選択制御手段に対してプログラム 選択信号の出力を要求する第2のステップと、上記プロ グラム選択制御手段がどのDSPからのプログラム選択 40 要求かを判断し、そのDSPに応じたプログラム選択信 号を出力する第3のステップと、上記イネーブル状態の DSPが上記プログラム選択信号に従って目的のプログ ラムを読み込み、実行し、割り込み待ち状態になる第4 のステップと、上記リセット制御手段が他のディスイネ ーブル状態のDSPの1つをイネーブル状態にする第5 のステップと、上記第1~第5のステップを繰り返し、 全てのDSPに目的のプログラムを読み込ませ、割り込 み待ち状態にする第6のステップと、上記割り込み信号 を全てのDSPに入力し、並列処理を開始させる第7の 50 ステップとを具備することである。

[0006]

【発明の実施の形態】以下、本発明を図示した実施形態 に基づいて説明する。図1は、本発明によるDSP信号 処理装置の一実施形態を示す構成図である。図1に示す 様に、このDSP信号処理装置は、複数(この場合、N 個)のデジタルシグナルプロセッサ(DSP) 6と、上 記各DSP6に接続されたリセット制御回路7と、上記 各DSP6に接続されたプログラム選択制御回路8と、 上記各DSP6のプログラムを記憶したROM9と、上 記各DSP6と上記ROM9とを接続すると共に、上記 プログラム選択制御回路8をも接続する1つのデータバ ス10およびアドレスバス11とを有し、上記各DSP 6に入力信号および割り込み信号が入力され、上記各D SP6がシリアル通信で結ばれて出力信号が出力される 様になっている。また、上記ROM9には、上記各DS P6に共通のプログラム選択プログラムと、上記各DS P6のための処理プログラムとが格納されている。

【0007】次に、上記DSP信号処理装置の動作につ いて図2の動作フローチャートを参照して説明する。ま ず、図2のS100において、上記リセット制御回路7 は、第1のDSP6をイネーブル状態にし、他のDSP 6 (第2~第NのDSP) をディスイネーブル状態にす る様にリセット信号を出力し、S101において、第1 のDSP6は、上記ROM9内の領域"0"に格納され ているプログラム選択プログラムをロードし、このプロ グラムを実行する。この時、他のDSP6は、ディスイ ネーブル状態であるので、外部に影響を及ぼさない。次 に、S102において、上記第1のDSP6は、プログ ラム選択プログラムの実行により、プログラム選択信号 を上記プログラム選択制御回路8に要求し、S103に おいて、上記プログラム選択制御回路8は、上記第1の DSP6のデータメモリリクエスト信号(DMS1)、 リード信号(RD1)、アドレスバス11の状態を感知 し、上記第1のDSP6からのプログラム選択信号の要 求であることを認識する。すなわち、上記DSP6が外 部のデータを読み込む際には、データメモリリクエスト 信号(DMS)とリード信号(RD)が共にLowレベ ルとなるので、上記プログラム選択制御回路8は上記D MSおよびRDの入力端子の状態を監視することによっ て、上記DSP6の状況を把握することが可能となる。 【0008】次に、S104において、上記プログラム 選択制御回路8は、上記第1のDSP6の実行プログラ ムを指定するデータ(プログラム選択信号)をデータバ ス10に出力し、S105において、上記第1のDSP 6は、データバス10から、実行プログラムを指定する データを読み込み、ロードすべきプログラムが上記RO M9内のどのプログラムであるかを認識し、そのプログ ラムをロードする。次に、S106において、上記第1

のDSP6はロードしたプログラムを実行し、割り込み

U

待ち状態となり、S107において、上記リセット制御 回路7は、上記第1のDSP6が割り込み待ち状態にな るまでの時間を予め把握しておき、上記第1のDSP6 が割り込み待ちの状態となった後、上記第2のDSP6 をイネーブル状態にする。

【0009】次に、S108において、上記第2のDS P6も、上述した第1のDSP6の場合と同様の動作を 行い、割り込み待ち状態となる。すなわち、図3のS2 00において、リセット制御回路7は、第2のDSP6 をイネーブル状態にし、他のDSP6(第3~第NのD 10 SP) をディスイネーブル状態にする様にリセット信号 を出力し、S201において、第2のDSP6は、上記 ROM9内の領域"1"に格納されているプログラム選 択プログラムをロードし、このプログラムを実行する。 この時、他のDSP6は、ディスイネーブル状態である ので、外部に影響を及ぼさない。次に、S202におい て、上記第2のDSP6は、プログラム選択プログラム の実行により、プログラム選択信号を上記プログラム選 択制御回路8に要求し、S203において、上記プログ ラム選択制御回路8は、上記第2のDSP6のデータメ 20 モリリクエスト信号(DMS2)、リード信号(RD 2)、アドレスバス11の状態を感知し、上記第2のD SP6からのプログラム選択信号の要求であることを認 識する。

【0010】次に、S204において、上記プログラム 選択制御回路8は、上記第2のDSP6の実行プログラ ムを指定するデータ(プログラム選択信号)をデータバ ス10に出力し、S205において、上記第2のDSP 6は、データバス10から、実行プログラムを指定する データを読み込み、ロードすべきプログラムが上記RO 30 M9内のどのプログラムであるかを認識し、そのプログ ラムをロードする。

【0011】次に、S206において、上記第2のDS P6はロードしたプログラムを実行し、割り込み待ち状 態となり、S207において、上記リセット制御回路7 は、上記第2のDSP6が割り込み待ち状態になるまで の時間を予め把握しておき、上記第2のDSP6が割り 込み待ちの状態となった後、上記第3のDSP6をイネ ーブル状態にする。この間、上記第1のDSP6はイネ ーブル状態であるが、割り込み待ち状態であるため、割 40 り込み信号を入力しない限り外部に影響を及ぼさない。 そして、図2のS109において、以上の動作を以後の 第3~第NのDSP6に対して繰り返し、上記第1~第 NのDSP6に目的のプログラムをロードし、割り込み 待ち状態、すなわち実行可能状態とする。

【0012】そして、S110において、上記第1~第 NのDSP6に割り込み信号を入力することにより全て のDSP6がアクティブ状態となり、入力信号を取り込 み、その後各DSP6は様々な処理を独立した状態で行 い、上記第1のDSP6は、処理結果を第2のDSP6 50

へ出力し、第2のDSP6では、自己の処理結果と、上 記第1のDSP6から入力した処理結果とに基づいて、 新たな出力信号を次段のDSPへ順次出力していき、目 的の処理を実行する。以上の様に構成することにより、 1つのROM9から複数のDSP6に対して、それぞれ 違ったプログラムをロードさせることができるので、実 装するROMは複数のバスラインを持たない1つのRO Mで済み、プリント基板上の部品実装面積が減少し、小 型化することができ、またコストも低くすることができ る。なお、上述した方法は並列処理に限らず、データバ ス、アドレスバス、制御信号等を上述したDSP信号処 理装置の構成と同様にすることで、継続処理にも適用で

#### [0013]

【発明の効果】以上説明した様に、本発明は、目的のプ ログラムを読み込んでいないDSPの内の1つのみをイ ネーブル状態とし他をディスイネーブル状態とし、上記 イネーブル状態にある1つのDSPがプログラムを格納 したROMから目的のプログラムを読み込むために上記 イネーブル状態にある1つのDSPに応じたプログラム 選択信号を出力し、上記イネーブル状態にある1つのD SPが、上記プログラム選択信号によって目的のプログ ラムを読み込んで実行し、次に、順次、上記目的のプロ グラムを読み込んでいない残りのDSPを1つづつイネ ーブル状態とし、同様に、そのイネーブル状態のDSP が目的のプログラムを読み込んで実行する様にしたの で、1つのROMから複数のDSPに対して、それぞれ 違ったプログラムをロードさせることができる。即ち、 実装するROMは1つで済み、しかも搭載できるDSP の制限が無く、プリント基板上の部品実装面積が減少 し、小型化することができ、またコストも低くすること ができる。

## 【図面の簡単な説明】

【図1】本発明によるDSP信号処理装置の一実施形態 を示す構成図である。

【図2】図1に示したDSP信号処理装置の動作フロー チャートである。

【図3】図2に示したS108の動作フローチャートで ある。

【図4】従来のDSP信号処理装置の構成図である。

【図5】従来の他のDSP信号処理装置の構成図であ る。

### 【符号の説明】


1, 3, 6...DSP,

2, 5, 9


…ROM、4…パスライン、

7…リセット制御回路、8…プログラム選択制御回路、 10…データバス、11…アドレスバス、 S100~S110、S200~S207…各ステッ プ、


【図1】




【図4】



【図5】



·【図2】



【図3】

